## Makefile of the SFL-Verilog Simulation Environment
## 24-Apr yiida

FILE=top
MAIN=main
SIM=pop11.vvp
LOG=pop11.log

CC=sfl2vl
IVL=iverilog
VVP=vvp

all:	ivl sim

ivl: $(FILE).v $(MAIN).v
	$(IVL) $(FILE).v $(MAIN).v -o $(SIM)

$(FILE).v: $(FILE).sfl
	$(CC) top.sfl -sim

sim: $(SIM)
	$(VVP) $(SIM)| tee $(LOG)

clean:
	-rm $(SIM) $(LOG) $(FILE).v
